| 在双端口SRAM中实现同步硬件原语 | |
| 姚丽娜1; 胡建国2 | |
| 2008-04-15 | |
| 发表期刊 | 微计算机信息
 |
| ISSN | 1008-0570 |
| 卷号 | No.234期号:11页码:273-274+304 |
| 摘要 | 在多处理器并行环境中,必须通过同步机制保证系统的一致性。硬件实现同步原语能大大减小系统开销,提高同步可靠性。本文介绍了如何在双端口SRAM中实现同步硬件原语,可在处理器不支持同步硬件原语的条件下提供可靠的同步机制。 |
| 关键词 | 同步硬件原语逻辑 双端口SRAM 同步机制 |
| URL | 查看原文 |
| 语种 | 中文 |
| 资助项目 | 东莞市科研发展专项基金项目(2006D011);2006年东莞市科技计划项目“射频识别芯片的研究与开发”;湖南省高校科研项目(06D064)资助 |
| 原始文献类型 | 学术期刊 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://ir.library.ouchn.edu.cn/handle/39V7QQFX/105424 |
| 专题 | 国家开放大学湖南分部 |
| 作者单位 | 1.湖南广播电视大学; 2.国防科技大学 |
| 第一作者单位 | 国家开放大学湖南分部 |
| 第一作者的第一单位 | 国家开放大学湖南分部 |
| 推荐引用方式 GB/T 7714 | 姚丽娜,胡建国. 在双端口SRAM中实现同步硬件原语[J]. 微计算机信息,2008,No.234(11):273-274+304. |
| APA | 姚丽娜,&胡建国.(2008).在双端口SRAM中实现同步硬件原语.微计算机信息,No.234(11),273-274+304. |
| MLA | 姚丽娜,et al."在双端口SRAM中实现同步硬件原语".微计算机信息 No.234.11(2008):273-274+304. |
| 条目包含的文件 | 条目无相关文件。 | |||||
| 个性服务 |
| 查看访问统计 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [姚丽娜]的文章 |
| [胡建国]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [姚丽娜]的文章 |
| [胡建国]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [姚丽娜]的文章 |
| [胡建国]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
| 相关推荐 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论