| 基于FPGA的随机数生成器的设计与实现 |
| 蔡方旻; 万民
|
| 2014-03-15
|
| 发表期刊 | 江西通信科技
 |
| ISSN | 1009-0940
|
| 卷号 | No.125期号:01页码:42-44 |
| 摘要 | 在网络通信的应用中,有必要设计出能重构,吞吐量高的随机数生成器。本文提出一种改进Combined Tausworthe算法,基于FPGA的随机数生成器。该生成器开发周期短、组成单元简单、移植速度快。文中还阐述了检测产生出来的随机数质量的结果。 |
| 关键词 | 随机数发生器
均匀分布随机数
可重构计算
配置周期
|
| URL | 查看原文
|
| 语种 | 中文
|
| 原始文献类型 | 学术期刊
|
| 文献类型 | 期刊论文
|
| 条目标识符 | http://ir.library.ouchn.edu.cn/handle/39V7QQFX/68623
|
| 专题 | 国家开放大学江西分部
|
| 作者单位 | 江西广播电视大学南昌市分校
|
| 第一作者单位 | 国家开放大学江西分部
|
| 第一作者的第一单位 | 国家开放大学江西分部
|
推荐引用方式
GB/T 7714 |
蔡方旻,万民. 基于FPGA的随机数生成器的设计与实现[J].
江西通信科技,2014,No.125(01):42-44.
|
| APA |
蔡方旻,&万民.(2014).基于FPGA的随机数生成器的设计与实现.江西通信科技,No.125(01),42-44.
|
| MLA |
蔡方旻,et al."基于FPGA的随机数生成器的设计与实现".江西通信科技 No.125.01(2014):42-44.
|
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论